电容ESR表（二） 电容ESR表的设计、制作、调试

三、表头驱动电路

表头驱动电路是整个ESR表电路中笔者设计试验最花时间的部分。期间，曾多次走过弯路。

最先试验的是如图19所示的常见电路。此电路中，VD1~VD4构成桥式整流，将AC信号变换为DC信号。并利用IC2B提供的负反馈，改善变换的线性。开始时，笔者用LM358对图19的电路作试验。Rm不接，改为50μA表头（实际使用MF30指针万用表的50μA挡），RP1调为100Ω。输入 30mVrms正弦信号，此电平与ESR表工作时相近，按简单理论，表头应有20〜30μA的电流流过，但表头的指针几乎不动，有2〜3μA，指示的电流远小于预计值。这说明，此电路的低电平线性极差。

这个运放配桥式整流器的电路与图17中的表头驱动电路一样，等效于一个压控电流源，如图20所示。对于理想的运放，图20有如下线性关系：I=Vin/R。由于测量频率高达100kHz，实际运放的开环增益在此频点上大幅下降，已不能再视为理想运放。就AC/DC变换来说，理想的变换效果应为图21(a)和图21(c)所示的样子。但实际得到的是图21(b)和图21(d)所示的效果。对于刚才的试验，示波器观察表明，ΔV和ΔT在波形中所占的比例，比图里画出的要大得多。也因此，变换特性很差，表头只得到很小的电流。

图19 运放配桥式整流器的表头驱动电路

再看图19所示的表头电路，流过表头的电流必流经其中2只二极管。也就是说，表头支路在正、负两个方向上，除表头的压降外还有2只二极管的压降，运放增益为此付出的额外“开销”也更多，线性较差也就不奇怪了。于是，笔者转向国产DA-16毫伏表所采用的表头驱动电路方案，如图22所示。该电路的二极管用量比前者少一半。电路试验表明，图22电路的转换“增益”较高，比图17还要高，原因是C2、C3具有峰值保持作用。但经过多次反复试验，低电平时的线性表现仍甚差，纵使VD1、VD2换上锗二极管，也无法满足现在ESR表的要求。为此，笔者特意在网上找来DA-16毫伏表的正面照片一看，方恍然大悟。原来，该毫伏表的电压刻度是专门绘制的，低值区部分的刻度间隔并非像标准电压表那样均匀分布。

图20 压控电流源的概念图

图21 理想的AC/DC变换与实际的AC/DC变换

最后，笔者采用第三种（也就是图17的表头驱动电路）作试验。为求得最佳的电路效果，笔者以运放的增益“开销”为重要的判断标准，对该电路进行了分析计算。分析计算用的电路如图23所示。图中，表头M的内阻为Rm，两只电阻取值一样，均为R1。

忽略二极管VD上的压降，假设表头M的满幅电流Im=100μA，表头内阻Rm=2kΩ，输入电压Vi=40mVrms（相当于113mVpp）。那么，当R1=Rm，则运放输出最大的正向电压时有：
V1=Im（R1+Rm）=0.4V  I1=V1/R1=200μA
If=I1+Im=300μA     Rf=Vi/If≈133Ω
Gv=Vo/Vi=1+V1/Vi=1+0.4V/40mV=1+10=11

最后一项的Gv是运放的闭环增益。其值越大，对运放提出的要求也越高。对于已选定的任一运放，这个闭环增益越大，可用的负反馈量就相应减小，线性度因而变差。类似地，可以计算R1其他取值时的结果，这样就得到表3。

从表3可看出：R1取值高于Rm时，闭环增益升高，导致表头驱动电路的负反馈量减小，不利于消除二极管整流的非线性。R1取值低于Rm时，R1越小，无用的输出电流越大，且Rf值开始偏离常用元件的范围，在可用负反馈量上的得益却不多。因此，笔者决定取R1=0.5Rm的方案。鉴于MF500表头电路（图 17虚线框）内阻为2.5kΩ，故R1取值为1.2kΩ。Rf则为22Ω固定电阻和200Ω微调电阻的串联之和，以便用作欧姆调零的粗调，于是得到了图 17的表头驱动电路。

以上的计算，实际是表头流过最大电流时的情形。若考虑二极管VD的压降影响，则当VD为锗管时，因为约有0.1V的压降，由0.1V/40mV=2.5可得，表3中的Gv值均应加上2.5。当表头电流减小（输入信号减小），由于二极管VD的压降基本不变，此时对运放提出的要求会增加。现在回头看图19的运放配桥式整流器的表头驱动电路，由于二极管数量增加了一倍，对于高灵敏度的表头来说，其低电平的线性将明显差于图17的表头驱动电路。